In Hardware eingebettete Selbsttests sogenannte BIST (Build-In-Self-Test) stellen eine effiziente Möglichkeit dar, Hardwarestrukturen auf ihre physikalische Korrektheit zu prüfen. Bedingt durch die Produktionsprozesse zur Herstellung digitaler Schaltnetze sind physikalische Fehler im Layout unvermeidbar. Begonnen bei verunreinigten Ausgangsmaterialien über Fremdkörpereinflüsse in Form von Staub im Produktionsprozess wird ein gewisser Protzentsatz an produzierten Schaltnetze fehlerhaft die Produktion verlassen. Dies hat zur Folge, dass jedes Schaltnetz nach der Produktion auf seine Korrektheit geprüft werden muss um nicht defekt in den Handel zu gelangen. Ziel des BIST ist es nun diese physikalisch fehlerhaften Schaltnetze effizient, kostengünstig und zuverlässig zu selektieren. Hierzu werden den in der Hardware existierenden elektrischen Bausteinen weitere Schaltnetze hinzugefügt. Mittels dieser zusätzlichen Schaltungen welche für die Tests benötigt werden, kann die zu prüfende Hardware auf ihre physikalische Korrektheit und Funktionalität getestet werden. Die Motivation für eine solche Vorgehensweise und die Entscheidung seinen Hardwareentwurf um weitere interne Testschaltungen zu erweitern resultieren aus diversen Aspekten. Zum einen können mittels eines Build-In-Self-Tests Testkosten teils massiv reduziert werden. Einsparungen sind hierbei möglich, da das Automatic Test Equipment (ATE) mit welchem jedes Schaltnetz getestet werden muss in seinem Leistungsumfang erheblich reduziert werden kann. Zum einen können Testpins am ATE entfallen welche hohe Kosten erzeugen. Zum anderen können die Taktgeschwindigkeiten des Autmatic Test Equipments gesenkt werden. Diese und weitere Faktoren lassen den BIST im Betrachtungswinkel der Kostenreduzierung sinnvoll erscheinen. Weitere Vorteile von Build-In-Self-Tests stellt die Möglichkeit dar den Hardwareentwurf und seine interne Struktur zu prüfen ohne Dritten gegenüber seinen Hardwareentwurf offen legen zu müssen. Dies stellt beispielsweise bei der SmartCard-Produktion oder sondergleichen kritischen Anwendungen ein hohes Sicherheitspotential und ein Schutz der logischen Implementierung dar. Im Rahmen dieser Studienarbeit soll nun ein BIST in Hardware implementiert werden. Vorgesehen wäre die Implementierung auf einem Xilinx FPGA Board.