In der aufkommenden Nanometertechnologie ist das klassische Haftfehlermodell, das derzeit noch oft für die Testmustergenerierung und zur Diagnose von Chips eingesetzt wird, nicht mehr anwendbar. Bei den geringeren Strukturgrößen treten immer häufiger komplexere Defekte auf (Bruecken, Verzoegerungen, Uebersprechen), die insbesondere die Diagnose (das Lokalisieren solcher Defekte) erschweren.

Moderne Diagnosealgorithmen arbeiten daher unabhaengig von Defekt- und Fehlermodellen und identifizieren direkt fehlerhafte Signale. Um die Leistungsfaehigkeit derartiger Algorithmen bewerten zu koennen, muessen die komplexen Defekte so genau wie moeglich simuliert werden. Diese Simulationsergebnisse werden dann von den Diagnosealgorithmen verarbeitet um die Defekte zu lokalisieren.

Diese Arbeit umfasst in Einzelnen:

• Literaturstudie zu realitaetsnahen Defektmodellen.
• Implementation von mindestens einem Defektmodell in Java zur effizienten Generierung der fehlerhaften Testantworten. Es gibt bereits ein Java-Framework zur Manipulation und Simulation von Gattenetzlisten, das entsprechend erweitert werden soll.
• Simulation von verschiedenen Testmustersaetzen zur Ermittlung der Defekt-Abdeckung.
• Anwendung eines Diagnosealgorithmus auf die fehlerhaften Testantworten und Bewertung der Genauigkeit der Diagnose.

Kontakt: Stefan Holst (holst@iti.uni-stuttgart.de, Raum ITI-3.164, Pfaffenwaldring 47)