Designs mit mehreren Millionen Transistoren können nicht mehr ohne weiteres über ein paar hundert Pins getestet werden. Testmuster werden daher üblicherweise komprimiert übertragen und auf dem Chip mit einer einfachen Hardwarestruktur dekomprimiert. Werden die komprimierten Testdaten dann noch auf dem Chip selber gespeichert, nennt sich das Built-in Self Test (BIST).

Ein einfach aufgebauter und in heutigen Chips oft verwendeter Dekompressor ist ein LFSR. Dies ist ein sog. linearer Dekompressor. Die gewünschten Testmuster werden durch die Lösung von linearen Gleichungssystemen codiert. Das Problem ist, dass die Ausgabebits linearen Abhängigkeiten unterliegen, was die Kodierungseffizienz des Dekompressors beeinträchtigt. Um die Abhängigkeiten zu minimieren werden Phasenverschieber eingesetzt.

Um effiziente Phasenverschieber zu generieren müssen viele LFSR für viele Taktzyklen simuliert werden [1]. Da die Simulation sehr speichereffizient ist, bietet sich an, diese auf einen Grafik-Prozessor mit vielen einfachen Cores auszulagern. Die verfügbare Hardware soll dabei möglichst gut genutzt und der Synchronisationsoverhead minimiert werden.

Diese Arbeit umfasst in Einzelnen:

• Literaturstudie zu Parallelisierungsansätzen auf Grafikkarten.
• Implementierung des Algorithmus mit mindestens einem Parallelisierungsansatz.
• Analyse von Performance, Parallelisierungsgrad und Skalierung.
• Validierung der generierten Phasenverschieber mittels Kodierung von Testmustern (Software vorhanden).

Referenzen

1. Rajski, J.; Tamarapalli, N. and Tyszer, J.: 'Automated synthesis of phase shifters for built-in self-test applications', Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, 2000, 19, 1175-1188

Kontakt: Stefan Holst (holst@iti.uni-stuttgart.de, Raum ITI-3.164, Pfaffenwaldring 47)